Il circuito simula un DAC (Digital to Analog Converter) secondo il classico schema del ladder R-2R. Per semplicità si è scelta la Vref (nello schema indicata con V1) pari a 5 volt in modo da simulare il valore di tensione corrispondente al bit del sistema TTL. La posizione degli switch dipende dal valore logico: SW2 è il bit meno significativo. Per una trattazione teorica: http://www.ettorepanella.com/dmdocuments/Tesina%20Manfredi/web2/D-A%20R-2R.htm
No comments yet. Be the first!
Please sign in or create an account to comment.
Only the circuit's creator can access stored revision history.
